電子設計自動化

电子设计自动化（英语：Electronic design automation，縮寫：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。

历史与发展

在电子设计自动化出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘（photoplotter）的胶带。到了1970年代中期，开发人应尝试将整个设计过程自动化，而不仅仅满足于自动完成掩膜草图。第一个电路布局、布线工具研发成功。设计自动化会议（Design Automation Conference）在这一时期被创立，旨在促进电子设计自动化的发展。^[1]

电子设计自动化发展的下一个重要阶段以卡弗尔·米德（Carver Mead）和琳·康維于1980年发表的论文《超大规模集成电路系统导论》（Introduction to VLSI Systems）为标志。这一篇具有重大意义的论文提出了通过编程语言来进行芯片设计的新思想。^[2]如果这一想法得到实现，芯片设计的复杂程度可以得到显著提升。这主要得益于用来进行集成电路逻辑仿真、功能验证的工具的性能得到相当的改善。随着计算机仿真技术的发展，设计项目可以在构建实际硬件电路之前进行仿真，芯片布局、布线对人工设计的要求降低，而且软件错误率不断降低。直至今日，尽管所用的语言和工具仍然不断在发展，但是通过编程语言来设计、验证电路预期行为，利用工具软件综合得到低抽象级（或称“后端”）物理设计的这种途径，仍然是数字集成电路设计的基础。

从1981年开始，电子设计自动化逐渐开始商业化。1984年的设计自动化会议（Design Automation Conference）上还举办了第一个以电子设计自动化为主题的销售展览。Gateway设计自动化在1986年推出了一种硬件描述语言 Verilog，这种语言在现在是最流行的高级抽象设计语言。^[3]^[4]1987年，在美国国防部的资助下，另一种硬件描述语言VHDL被创造出来。现代的电子设计自动化设计工具可以识别、读取不同类型的硬件描述。^[5]根据这些语言规范产生的各种仿真系统迅速被推出，使得设计人员可对设计的芯片进行直接仿真。后来，技术的发展更侧重于逻辑综合。

目前的数字集成电路的设计都比较模块化（参见集成电路设计、设计收敛（Design closure）和设计流（Design flow (EDA)））。半导体器件制造工艺需要标准化的设计描述，高抽象级的描述将被编译为信息单元（cell）的形式。设计人员在进行逻辑设计时尚无需考虑信息单元的具体硬件工艺。利用特定的集成电路制造工艺来实现硬件电路，信息单元就会实施预定义的逻辑或其他电子功能。半导体硬件厂商大多会为它们制造的元件提供“元件库”，并提供相应的标准化仿真模型。相比数字的电子设计自动化工具，模拟系统的电子设计自动化工具大多并非模块化的，这是因为模拟电路的功能更加复杂，而且不同部分的相互影响较强，而且作用规律复杂，电子元件大多没有那么理想。Verilog AMS就是一种用于模拟电子设计的硬件描述语言。^[6]此文，设计人员可以使用硬件验证语言来完成项目的验证工作目前最新的发展趋势是将集描述语言、验证语言集成为一体，典型的例子有SystemVerilog。^[7]^[8]

随着集成电路规模的扩大、半导体技术的发展，电子设计自动化的重要性急剧增加。这些工具的使用者包括半导体器件制造中心的硬件技术人员，他们的工作是操作半导体器件制造设备并管理整个工作车间。一些以设计为主要业务的公司，也会使用电子设计自动化软件来评估制造部门是否能够适应新的设计任务。电子设计自动化工具还被用来将设计的功能导入到类似现场可编程逻辑门阵列的半定制可程式邏輯裝置，或者生产全定制的特殊應用積體電路。

現況

現今數位電路非常模組化（參見集成电路设计、设计收敛、設計流程 (EDA)（英语：Design flow (EDA)）），產線最前端將設計流程標準化，把設計流程區分為許多「細胞」（cells），而暫不考慮技術，接著細胞則以特定的集成電路技術實現邏輯或其他電子功能。製造商通常會提供組件庫（libraries of components），以及符合標準模擬工具的模擬模型給生產流程。類比 EDA 工具較不模組化，因為它需要更多的功能，零件間需要更多的互動，而零件一般說較不理想。

在電子產業中，由於半導體產業的規模日益擴大，EDA 扮演越來越重要的角色。使用這項技術的廠商多是從事半导体器件制造的代工（英语：Semiconductor fabrication plant）製造商，以及使用 EDA 模擬軟體以評估生產情況的設計服務公司。EDA 工具也應用在现场可编程逻辑门阵列的程序設計上。

重點軟體分類

設計

模擬

分析及驗證

製造製備

参考文献

^ Access Years of Vital Information. DAC. [2013-01-05].
^ Carver Mead, Lynn Conway. Introduction to VLSI Systems. Addison-Wesley Pub (Sd). ISBN 978-0201043587.
^ Donald E. Thomas, Philip R. Moorby. 硬件描述语言Verilog（第四版，英文名：The Verilog Hardware Description Language (Fouth Edition)）. 清华大学出版社. ISBN 7-900635-36-X.
^ 夏宇闻. Verilog基本知识 (上). 电子产品世界. 2002, (19).
^ Mixed VHDL/Verilog Synthesis. University of Edinburgh. [2012-08-15]. （原始内容存档于2013-06-11）.
^ 夏宇闻. 一种高层次的支持模拟和数模混合信号电路与系统设计的语言Verilog-A/AMS. 电子技术应用. 1999, 25 (8).
^ 1800-2009 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language. IEEE. [2012-08-13].
^ SystemVerilog Overview. SystemVerilog Official Website. [2012-08-24].

Steven M. Rubin. Computer Aids for VLSI Design. Static Free Software. [2013-01-05].
Lavagno, Martin, and Scheffer. Electronic Design Automation For Integrated Circuits Handbook. CRC Press. 2006. ISBN 0-8493-3096-3.
Thomas Lengauer. Combinatorial Algorithms for Integrated Circuit Layout. Teubner Verlag. 1997. ISBN 3-519-02110-2.
Dirk Jansen; 等. The Electronic Design Automation Handbook. Kluwer Academic Publishers. 2003. ISBN 1-4020-7502-2.

[1] Access Years of Vital Information. DAC. [2013-01-05].

[2] Carver Mead, Lynn Conway. Introduction to VLSI Systems. Addison-Wesley Pub (Sd). ISBN 978-0201043587.

[3] Donald E. Thomas, Philip R. Moorby. 硬件描述语言Verilog（第四版，英文名：The Verilog Hardware Description Language (Fouth Edition)）. 清华大学出版社. ISBN 7-900635-36-X.

[4] 夏宇闻. Verilog基本知识 (上). 电子产品世界. 2002, (19).

[5] Mixed VHDL/Verilog Synthesis. University of Edinburgh. [2012-08-15]. （原始内容存档于2013-06-11）.

[6] 夏宇闻. 一种高层次的支持模拟和数模混合信号电路与系统设计的语言Verilog-A/AMS. 电子技术应用. 1999, 25 (8).

[7] 1800-2009 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language. IEEE. [2012-08-13].

[8] SystemVerilog Overview. SystemVerilog Official Website. [2012-08-24].

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

Login

Top Links

Social Share